数式処理システムとその応用に関する研究

M2笹川君が以下の題目について発表しました。
Deep-BMNN: Implementing Sparse Binary Neural Networks in Memory-Based Reconfigurable Processor (MRP) 
Kenta Sasagawa, Senling Wang, Tatsuya Nishikawa, Hiroshi Kai, Yoshinobu Higami, Hiroshi Takahashi, Hiroyuki Yotsuyanagi, Tianming Ni, Xiaoqing Wen
The 39th International Technical Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC 2024) 2024年7月5日

以下の発表を中村君が行いました。
http://www.jssac.org/Conference/Tai/jssac2024-2.html
形式的検証を用いたSAS-L2の安全性の検証
中村凌也(愛媛大学)*,清水健吾(愛媛大学),岡本悠(愛媛大学),王森レイ(愛媛大学),甲斐博(愛媛大学),高橋寛(愛媛大学),清水明宏(愛媛大学)
2024年6月15日（土）10:30-11:00
日本数式処理学会第32回大会，会場：愛媛大学南加記念ホール

以下の発表を黒瀬君、西川君、魏君が行いました。
（１）JPCA Show 2024 / 2024 マイクロエレクトロニクスショー
2024年6月12日（水）～6月14日（金）　東京ビッグサイト
3B-56アカデミックプラザ，愛媛大学大学院理工学研究科
（２）演題：深層強化学習を用いたフライングプローブテスタによる基板検査の高速化
著者：黒瀬楓斗，西川竜也，魏少奇，王森レイ，亀山修一，甲斐博，高橋寛（愛媛大学大学院理工学研究科），岡田和也，柳田幸輝（タカヤ株式会社），6月14日（金） 13:20-13:40，会場：セミナー会場E，セッション：3DMIDセミナー/アカデミックプラザ
https://unifiedsearch.jcdbizmatch.jp/jpca2024/jp/sem/npi3dacademic/seminar_details/BIdRSduxuRQ

以下の発表を行う予定です。

黒瀬楓斗，西川竜也，魏少奇，王森レイ，亀山修一，甲斐博，高橋寛，岡田和也，柳田幸輝，
深層強化学習を利用したフライングプローブテスタによる基板検査の高速化，
2024マイクロエレクトロニクスショー「アカデミックプラザ」，2024年6月12日-14日，東京ビッグサイト

中村凌也，清水健吾，岡本悠，王森レイ，甲斐博，高橋寛，清水明宏，
形式的検証を用いたSAS-L2の安全性の検証，
日本数式処理学会第33回大会，2024年6月14日-16日，愛媛大学

以下の発表を行いました．

• 2024年2月28日（水）電子情報通信学会ディペンダブル研究会
  深層強化学習によるマルチサイクルBIST向けテストポイント選定法
  塩谷晃平、西川竜矢、魏　少奇、王　森レイ、甲斐　博、樋上喜信、高橋　寛 
• 2024年3月13日（水）〜15日（金） 第38回エレクトロニクス実装学会春季講演大会
  ワンタイムパスワード認証方式を用いたJTAGアクセス機構のスケーラビリティ向上について
  岡本　悠、塩谷晃平、西川竜矢、王森レイ、甲斐　博、樋上喜信、高橋　寛、清水明宏
• 2024年3月15日（金）〜17日（日）情報処理学会第86回全国大会
  同期問題を考慮したSAS-L2 を用いたRFID認証プロトコル
  清水健吾、王森レイ、甲斐　博、高橋　寛、清水明宏

熊本で開催されたデザインガイア2023（2023年11月15日（水）-17日（金））で笹川君と本田君が以下の研究発表を行いました。
11月16日
メモリ型論理再構成装置におけるニューラルネットワークの実装について
○笹川健太・西川竜矢・周 細紅・王 森岭・甲斐 博・高橋 寛（愛媛大）
メモリズムパターンマッチングアクセラレータのFPGA実装と性能評価
○本田志遠・西川竜矢・周　細紅・王　森レイ・甲斐　博・樋上喜信・高橋　寛（愛媛大）・井上克己（エイ・オー・テクノロジーズ）